CD4046是通用的CMOS锁相环集成电路,其特点是电源电压范围宽(为3V-18V),输入阻抗高(约100MΩ),动态功耗小,在中心频率f0为10kHz下功耗仅为600μW,属微功耗器件。它具有电源电压范围宽、功耗低、输入阻抗高等优点,其工作频率达1MHz,内部VCO 产生50% 占空比的方波,输出电平可与TTL电平或CMOS 电平兼容。同时,它还具有相位锁定状态指示功能。
CD4046内部结构图如下图所示,内有两个PD、VCO、缓冲放大器、输入信号放大与整形电路、内部稳压器等。其基本工作原理是输入信号 Ui从14脚输入后,经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端,图3开关K拨至2脚,则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较,从相位比较器输出的误差电压UΨ则反映出两者的相位差。UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚,调整VCO的振荡频率f2,使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器Ⅰ,继续与Ui进行相位比较,最后使得f2=f1,两者的相位差为一定值,实现了相位锁定。若开关K拨至13脚,则相位比较器Ⅱ工作,过程与上述相同,不再赘述。
CD4046内部结构图
图 1 CD4046内部结构图
CD4046引脚图
图2 CD4046引脚图
符号
| 引脚号
| 名 称 功 能
|
PH11
| 14
| 相位比较器输入端(基准信号输入 ),相位比较器输入信号,输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后,输出至相位比较器。
|
PH12
| 3
| 相位比较器输入端(比较信号输入) 通常PD来自VCO的参考信号。
|
PH01
| 2
| PDⅠ输出端 相位比较器1输出的相位差信号,它采用异或门结构,即鉴相特性为 。
|
PH02
| 13
| PDⅡ输出端 相位比较器Ⅱ的输出端,它采用,上升沿控制逻辑。
|
PH03
| 1
| 输出端(相位脉冲输出) 相位比较器2输出的相位差信号,为上升沿控制逻辑。环路人锁时为高电平,环路失锁时为低电平
|
VC01
| 9
| 压控振荡器的控制端。
|
VC00
| 4
| 压控振荡器输出端
|
INH
| 5
| VCO禁止端,1有效 控制信号输入,高电平时禁止,低电平时允许压控振荡器工作。
|
R1
| 11
| VCO外接电阻R1
|
R2
| 12
| VCO外接电阻R2
|
C1
| 6,7
| 并接振荡电容C1,以控制VCO的振荡频率。
|
DEM0
| 10
| 解调信号输出端
|
| 15
| 内部独立的齐纳稳压二极管负极。
|
CD4046电气参数
Absolute Maximum Ratings 绝对最大额定值:
DC Supply Voltage 直流供电电压 (VDD)
| −0.5 to +18 VDC
|
Input Voltage输入电压 (VIN)
| −0.5 to VDD +0.5 VDC
|
Storage Temperature Range储存温度范围 (TS)
| −65℃ to +150℃
|
Power Dissipation功耗 (PD)
| |
Dual-In-Line 普通双列封装
| 700 mW
|
Small Outline 小外形封装
| 500 mW
|
焊接温度(TL)(焊接10秒)
| 260℃
|
DC Supply Voltage 直流供电电压 (VDD)
| 3 to 15 VDC
|
Input Voltage输入电压 (VIN)
| 0 to VDD VDC
|
Operating Temperature Range工作温度范围 (TA)
| −55℃ to +125℃
|
Symbol 符号
| Parameter 参数
| Conditions 条件
| −55℃
| +25℃
| +125℃
| Units 单位
| |||||
最小
| 最大
| 最小
| 典型
| 最大
| 最小
| 最大
| |||||
IDD
| Quiescent Device Current静态电流
| Pin5 = VDD, Pin14 = VDD, Pin3,9 = VSS
| |||||||||
VDD = 5V
|
| 5
|
| 0.005
| 5
|
| 150
| μA
| |||
VDD = 10V
|
| 10
|
| 0.01
| 10
|
| 300
| ||||
VDD = 15V
|
| 20
|
| 0.015
| 20
|
| 600
| ||||
Pin5=VDD, Pin14=Open,Pin3, 9=VSS
| |||||||||||
VDD = 5V
|
| 45
|
| 5
| 35
|
| 185
| μA
| |||
VDD = 10V
|
| 450
|
| 20
| 350
|
| 650
| ||||
VDD = 15V
|
| 1200
|
| 50
| 900
|
| 1500
| ||||
VOL
| LOW Level Output Voltage 输出低电平电压
| VDD = 5V
|
| 0.05
|
| 0
| 0.05
|
| 0.05
| V
| |
VDD = 10V
|
| 0.05
|
| 0
| 0.05
|
| 0.05
| ||||
VDD = 15V
|
| 0.05
|
| 0
| 0.05
|
| 0.05
| ||||
VOH
| HIGH Level Output Voltage 输出高电平电压
| VDD = 5V
| 4.95
|
| 4.95
| 5
|
| 4.95
|
| V
| |
VDD = 10V
| 9.95
|
| 9.95
| 10
|
| 9.95
|
| ||||
VDD = 15V
| 14.95
|
| 14.95
| 15
|
| 14.95
|
| ||||
VIL
| 输入低电平电压 比较器和信号
| VDD=5V,VO=0.5V or 4.5V
|
| 1.5
|
| 2.25
| 1.5
|
| 1.5
| V
| |
VDD = 10V, VO = 1V or 9V
|
| 3.0
|
| 4.5
| 3.0
|
| 3.0
| ||||
VDD = 15V, VO = 1.5V or 13.5V
|
| 4.0
|
| 6.25
| 4.0
|
| 4.0
| ||||
VIH
| 输入高电平电压比较器和信号
| VDD = 5V, VO = 0.5V or 4.5V
| 3.5
|
| 3.5
| 2.75
|
| 3.5
|
| V
| |
VDD = 10V, VO = 1V or 9V
| 7.0
|
| 7.0
| 5.5
|
| 7.0
|
| ||||
VDD = 15V, VO = 1.5V or 13.5V
| 11.0
|
| 11.0
| 8.25
|
| 11.0
|
| ||||
IOL
| LOW Level Output Current 输出低电平电流 (Note 4)
| VDD=5V, VO = 0.4V
| 0.64
|
| 0.51
| 0.88
|
| 0.36
|
| mA
| |
VDD=10V, VO = 0.5V
| 1.6
|
| 1.3
| 2.25
|
| 0.9
|
| ||||
VDD=15V, VO = 1.5V
| 4.2
|
| 3.4
| 8.8
|
| 2.4
|
| ||||
IOH
| HIGH Level Output Current 输出高电平电流(Note 4)
| VDD=5V, VO = 4.6V
| −0.64
|
| −0.51
| −0.88
|
| −0.36
|
| mA
| |
VDD=10V,VO = 9.5V
| −1.6
|
| −1.3
| −2.25
|
| −0.9
|
| ||||
VDD=15V,VO = 13.5V
| −4.2
|
| −3.4
| −8.8
|
| −2.4
|
| ||||
IIN
| Input Current 输入电流
| All Inputs Except Signal Input
| |||||||||
VDD = 15V, VIN =0V
|
| −0.1
|
| −10−5
| −0.1
|
| −1.0
| μA
| |||
VDD=15V, VIN = 15V
|
| 0.1
|
| 10−5
| 0.1
|
| 1.0
| ||||
CIN
| Input Capacitance 输入电容
| Any Input (Note 3)
|
|
|
|
|
|
| 7.5
| pF
| |
PT
| Total Power Dissipation 总功率耗散
| fo = 10 kHz, R1 = 1MΩ, R2 =∞, VCOIN = VCC/2
| mW
| ||||||||
VDD = 5V
|
|
|
| 0.07
|
|
|
| ||||
VDD = 10V
|
|
|
| 0.6
|
|
|
| ||||
VDD = 15V
|
|
|
| 2.4
|
|
|
|
相位比较状态图
图3 CD4046相位比较状态图
CD4046基本应用电路图
下面介绍CD4046基本应用电路。
图4 CD4046典型应用电路图
图4是用CD4046的VCO组成的方波发生器,当其9脚输入端固定接电源时,电路即起基本方波振荡器的作用。振荡器的充、放电电容C1接在6脚与7脚之间,调节电阻R1阻值即可调整振荡器振荡频率,振荡方波信号从4脚输出。按图示数值,振荡频率变化范围在20Hz至2kHz。
如果由载频为10kHz组成的调频信号,用400Hz音频信号调制,假如调频信号的总振幅小于400mV时,用CD4046时则应经放大器放大后用交流耦合到锁相环的14脚输入端环路的相位比较器采用比较器Ⅰ,因为需要锁相环系统中的中心频率f0等于调频信号的载频,这样会引起压控振荡器输出与输入信号输入间产生不同的相位差,从而在压控振荡器输入端产生与输入信号频率变化相应的电压变化,这个电压变化经源跟随器隔离后在压控振荡器的解调输出端10脚输出解调信号。当VDD为10V,R1为10kΩ,C1为100pF时,锁相环路的捕捉范围为±0.4kHz。解调器输出幅度取决于源跟随器外接电阻R3值的大小。
图5 CD4046应用电路图
图5用CD4046与BCD加法计数器CD4518构成的100倍频电路。刚开机时,f2可能不等于f1,假定f2<f1,此时相位比较器Ⅱ输UΨ为高电平,经滤波后Ud逐渐升高使VCO输出频率f2迅速上升,f2增大值至 f2=f1,如果此时 Ui滞后 U0,则相位比较器Ⅱ输出UΨ为低电平。UΨ经滤波后得到的Ud信号开始下降,这就迫使VCO对f2进行微调,最后达到f2/N=f1,并且f2与f1的相位差Δφ=0°。,进入锁定状态。如果此后f1又发生变化,锁相环能再次捕获f1,使f2与f1相位锁定。
© 2010 IC邮购网 icyougou.com版权所有